Samsung se ha convertido a fecha de hoy en el principal competidor de Apple en el mercado de smartphones y tablets, y el Galaxy S2 ha sido en los últimos meses su dispositivo estrella, ya el de mayor venta de la compañía… entre otras cosas, seguramente por un doble procesador a 1,2 GHz. En definitiva, todo funcionando más rápido y más eficiente, con mayor capacidad de procesamiento, estirando todo lo que se pueda la Ley de Moore.
¿Hay un límite? ¿Algún problema?
El factor tamaño sigue siendo crucial, junto con la necesidad de un consumo mínimo de potencia (Intel demonstrates low-energy processor that could be powered by a potato). Pero además, esta evolución está generando unas densidades crecientes de integración de chips y, con ello, un aumento de las densidades de temperatura en éstos. Estos puntos calientes (hotspots), concentrados en localizaciones precisas, puede ser causa de la degradación de desempeño y fiabilidad de los circuitos integrados y, en consecuencia, de cualquier tipo de dispositivo electrónico.
La gestión y monitorización de la temperatura es un factor crítico en el diseño de chips y las empresas del sector se enfrentan a nuevos desafíos en la búsqueda de sistemas térmicamente eficientes, que soporten el avance de prestaciones de los dispositivos. Las soluciones “tradicionales” de enfriamiento que afectan al chip en su conjunto suponen un sobreenfriamiento innecesario, es decir, un aumento de los costes y del tamaño necesario para la solución. Se trata de un sector industrial clave, el de los semiconductores, con un crecimiento global en 2010 del 29% según Datamonitor y una cifra de negocio cercana a 400K M$. Se estima que un 80% de esta actividad se deba a la producción específica de circuitos integrados. China, actualmente ya el segundo productor, va a alcanzar en los próximos años una posición de mayor dominio por inversiones millonarias del gobierno.
En este contexto, un equipo investigador de la ETSI Telecomunicación - UPM ha desarrollado con éxito un sensor avanzado específicamente orientado para la gestión dinámica de la temperatura (DTM, Dynamic Thermal Management) y la distribución óptima de posibles "puntos calientes" en chips.
¿Por qué destaca esta solución?
Simulaciones realizadas del diseño ofrecen unos resultados espectaculares:
Se trata de una tecnología patentada en España (P200702109) y con una solicitud de protección internacional PCT (WO2009022038).
Más información: innovacion.tecnologica@upm.es
La gestión y monitorización de la temperatura es un factor crítico en el diseño de chips y las empresas del sector se enfrentan a nuevos desafíos en la búsqueda de sistemas térmicamente eficientes, que soporten el avance de prestaciones de los dispositivos. Las soluciones “tradicionales” de enfriamiento que afectan al chip en su conjunto suponen un sobreenfriamiento innecesario, es decir, un aumento de los costes y del tamaño necesario para la solución. Se trata de un sector industrial clave, el de los semiconductores, con un crecimiento global en 2010 del 29% según Datamonitor y una cifra de negocio cercana a 400K M$. Se estima que un 80% de esta actividad se deba a la producción específica de circuitos integrados. China, actualmente ya el segundo productor, va a alcanzar en los próximos años una posición de mayor dominio por inversiones millonarias del gobierno.
En este contexto, un equipo investigador de la ETSI Telecomunicación - UPM ha desarrollado con éxito un sensor avanzado específicamente orientado para la gestión dinámica de la temperatura (DTM, Dynamic Thermal Management) y la distribución óptima de posibles "puntos calientes" en chips.
Pruebas realizadas de caracterización del sensor patentado por la UPM demuestran mejoras del 85% en consumo de potencia y tamaño respecto de soluciones anteriores
¿Por qué destaca esta solución?
- Robustez de diseño ante efectos de autocalentamiento en chip.
- Interfaz desarrollada para la digitalización de la captura de temperatura, asociada al sensor, que resulta en un menor coste respecto de anteriores soluciones, que integran ya la conversión A/D.
- Compatibilidad total con la tecnología CMOS, de utilización generalizada en el diseño de microprocesadores, memorias o procesadores de señal.
- Facilidad de implementación: posibilidad de incluir en cualquier librería de célula estándar para el diseño de circuitos integrados.
- Flexibilidad para definir la interfaz de diseño según necesidades de implementación.
Simulaciones realizadas del diseño ofrecen unos resultados espectaculares:
- Reducción del consumo de potencia del 85% respecto de resultados anteriores (1,5-65,5 nW con tasa de conversión de 5 muestras/s).
- Reducción del tamaño necesario para la solución del 85% respecto de resultados anteriores (tamaño ultrareducido: 10.250 nm2).
Se trata de una tecnología patentada en España (P200702109) y con una solicitud de protección internacional PCT (WO2009022038).
Más información: innovacion.tecnologica@upm.es
No hay comentarios:
Publicar un comentario